隨著對移動設(shè)備需求的增加以及對多媒體數(shù)字信號處理操作依賴性的增加，一個全行業(yè)范圍的清算運動正在來臨。DSP架構(gòu)傳統(tǒng)上是以高能耗來追求更高的信息處理速度，但現(xiàn)在正越來越受到功耗的制約。

      用于音頻和視頻的解壓縮算法是DSP運算密集型的算法，面向照相機功能的壓縮和圖像進一步改進功能的算法也是如此。與此同時，高清晰度視頻用機頂盒所需的計算功率帶來供電和散熱問題，甚至使得這個傳統(tǒng)的插在墻上電源插座的應(yīng)用也變得對功率敏感起來了。

      從理論上看，這個問題挺簡單。數(shù)字電路的功耗來自兩個基本的方面：一個是來自邏輯轉(zhuǎn)換的動態(tài)功耗，另一個是CMOS晶體管中各種泄漏機制產(chǎn)生的靜態(tài)功耗。如果你停留在一種保守的工藝上，那么就幾乎可以忽略后者而只關(guān)注動態(tài)功耗。

      動態(tài)功耗依次消耗在可確認的區(qū)域上。一般而言，功耗最大的操作是那些快速信號跨越芯片邊界的操作。在數(shù)字系統(tǒng)中，存儲器訪問和I/O活動常常占核心功耗的一大半。在邏輯芯片內(nèi)部，功率主要耗散在時鐘樹、邏輯轉(zhuǎn)換和功率柵格IR壓降上(大概呈遞減順序)。

      但是如果從理論轉(zhuǎn)向?qū)嶋H系統(tǒng)，功率實際上如何消耗以及如何對它進行控制，則在很大程度上取決于算法、軟件實現(xiàn)和基本架構(gòu)決策。

      芯片設(shè)計團隊在控制功耗時要解決的關(guān)鍵問題之一就是信號處理架構(gòu)。眾所周知，一個固定功能硬件的效率總是比一個可編程硬件的要高?！皩Ｓ糜布?，如果做的合適，應(yīng)該比任何可編程方法更高效，”飛利浦TriMedia公司首席處理器設(shè)計師Jan-Willem van de Waerdt聲稱。當然，問題難就難在你并不總是能等到算法完全確定并可用硬件實現(xiàn)后才去設(shè)計一個芯片。

      這就留下了其它多種選擇。常識告訴我們最糟糕的一種選擇就是傳統(tǒng)的標量或超標量DSP。這些架構(gòu)大約是一個時鐘周期執(zhí)行一條指令，因此它們的性能取決于高時鐘頻率。這意味著高工作電壓下的高頻率。此外，超標量架構(gòu)擁有大量用于工作狀態(tài)下分配處理器資源的快速控制邏輯，它們也占用了一部分功耗。

      但是根據(jù)ADI公司Blackfin DSP設(shè)計師的說法，此觀點導(dǎo)致了一個錯誤的結(jié)論。他們爭辯說，研制出一種對于視頻譯碼器來說足夠快、同時功耗也較低的常規(guī)模樣的DSP架構(gòu)是有可能的，但它需要應(yīng)用開發(fā)者和架構(gòu)設(shè)計師從一開始就相互協(xié)作。

      “以往的許多微架構(gòu)在控制功耗的同時不犧牲性能，”ADI混合信號設(shè)計經(jīng)理Jim Wilson說，“Blackfin DSP項目的頭一年幾乎都花在討論算法上，目的是搞清楚時間到底花在什么地方了。這些信息使得我們設(shè)計出的新指令既可以加速這些算法的執(zhí)行，又能充分降低執(zhí)行這些算法所需的功耗?！?

      這個概念的另一個基本示例來自于正在使常規(guī)RISC CPU適應(yīng)DSP算法的設(shè)計師。同樣地，在這里創(chuàng)建特殊指令是關(guān)鍵所在。

      “并行運算在節(jié)能方面起著一個主導(dǎo)作用，”Tensilica的技術(shù)推廣Steve Leibson認為，“如果你的數(shù)據(jù)有很強的并行性，那么答案可以如同單指令多數(shù)據(jù)(SIMD)指令那樣簡單。這個概念很容易理解：如果你可以在一個時鐘周期內(nèi)同時完成多個操作，那么就可以減小時鐘頻率。這使得各種好事紛至沓來，如更低的工作電壓、設(shè)計布局中更小的晶體管及更少的緩存器?！?

      但是如何才能達到這種并行性？該答案也可能是一個取決具體應(yīng)用的選擇。如果數(shù)據(jù)中有豐富的并行性，SIMD指令甚或高度并行的處理單元陣列就能夠?qū)r鐘頻率和電壓產(chǎn)生一個戲劇性的影響。如果這種并行性主要體現(xiàn)在指令級，那么仔細選擇指令和一個始于類似VLIW的架構(gòu)將是正確的做法。

      即使一個超長指令字(VLIW)架構(gòu)也不一定是高耗能的，首先，它可以能有效降低所需的時鐘頻率，其次，采取周密的措施以避免架構(gòu)內(nèi)部不必要的功耗。

      這些技術(shù)可以在TI公司的VLIW DSP產(chǎn)品中得到說明?！八鼨M跨整個范圍，”TI著名的技術(shù)專家Nat Seshan解釋說，“我們混合采用了一組具有不同門限電壓的晶體管來限制漏電流，并積極地部署多個時鐘和電壓域。而且我們既在架構(gòu)級也在RT級上實現(xiàn)時鐘門控。非常重要的一點就是關(guān)斷VLIW處理器中當前不工作部分的時鐘信號?！?

      還有一種VLIM機器的概念，因為它們有寬的指令字，在取指令時會消耗過量的電能。但是由TI和飛利浦TriMedia公司設(shè)計的內(nèi)核采用了指令壓縮技術(shù)，以至于無效操作不占據(jù)代碼空間。

      所有這種門控需要周密的控制電路。例如，在TriMedia的內(nèi)核中，指令譯碼器把一個模式的時鐘門控信號與指令和數(shù)據(jù)一起分發(fā)。這個模式確保在隨后的時鐘周期中，只有對實際使用中的流水線階段才供給時鐘信號。

      目前，架構(gòu)選擇、積極的采用時鐘和邏輯門控以及低功耗工藝正在控制著DSP硬件的功耗水平。未來，更動態(tài)的電壓縮放和電壓門控將會加入DSP功耗控制技術(shù)的隊伍中。

      但是在任何公司的發(fā)展藍圖上都還未出現(xiàn)靈丹妙藥。打造低功耗DSP仍將是一項艱巨的工程。