国产精品久久久久久久久ktv ,国产成人av一区二区三区在线观看

收藏
評論

Stratix 10 DRAM SiP器件在單個封裝中高效的集成了FPGA和寬帶存儲器管芯，突破了帶寬瓶頸

Altera公司(Nasdaq: ALTR)今天公開業(yè)界第一款異構(gòu)系統(tǒng)級封裝(SiP，System-in-Package)器件，集成了來自SK Hynix的堆疊寬帶存儲器(HBM2)以及高性能Stratix® 10 FPGA和SoC。Stratix 10 DRAM SiP代表了新一類器件，其特殊的體系結(jié)構(gòu)設(shè)計(jì)滿足了高性能系統(tǒng)對存儲器帶寬最嚴(yán)格的要求。

數(shù)據(jù)中心、廣播、固網(wǎng)和高性能計(jì)算等系統(tǒng)要處理的數(shù)據(jù)量不斷攀升，需要的帶寬非常高。相對于目前的分立DRAM解決方案，Stratix 10 DRAM SiP的存儲器帶寬提高了10倍。

Altera是將這種突破性的3D堆疊存儲器技術(shù)和FPGA集成在一起的第一家公司。Stratix 10 DRAM SiP支持用戶以高功效的方式定制其工作負(fù)載，獲得最大存儲器帶寬。Altera與數(shù)十家客戶積極合作，在其下一代高端系統(tǒng)中集成了這些DRAM SiP產(chǎn)品。

Altera的異構(gòu)SiP產(chǎn)品是使用Intel的嵌入式多管芯互聯(lián)橋接(EMIB，Embedded Multi-Die Interconnect Bridge)技術(shù)來實(shí)現(xiàn)的。EMIB技術(shù)采用高性能、高密度硅片短橋接在單個封裝中將多個管芯連接起來。EMIB技術(shù)的管芯之間走線非常短，支持Altera以高性價比方式構(gòu)建異構(gòu)SiP器件，與基于中介層的解決方案相比，性能更好，吞吐量更大，而功耗更低。

Altera企業(yè)戰(zhàn)略和營銷資深副總裁Danny Biran評論說：“我們很多客戶在系統(tǒng)中實(shí)現(xiàn)需要大量計(jì)算的任務(wù)時，面臨最大的一個難題是怎樣支持越來越高的存儲器帶寬需求，這些系統(tǒng)包括機(jī)器學(xué)習(xí)、大數(shù)據(jù)分析、圖像識別、工作負(fù)載加速和8K視頻處理等。Altera在單個封裝中同時實(shí)現(xiàn)了業(yè)界性能最好的FPGA與寬帶存儲器，在滿足這些系統(tǒng)需求方面有自己的優(yōu)勢。還沒有其他可編程解決方案在性能、功效和存儲器帶寬上達(dá)到Stratix 10 DRAM SiP的水平。”

Altera的異構(gòu)SiP策略是在單個封裝中集成單片F(xiàn)PGA和先進(jìn)的組件，例如，存儲器、處理器、模擬、光和各類硬核協(xié)議等。Altera高度集成的SiP產(chǎn)品將滿足通信、高性能計(jì)算、廣播和軍事領(lǐng)域高端應(yīng)用最苛刻的性能和存儲器帶寬需求。

在極小的外形封裝中，SK Hynix的寬帶存儲器不但帶寬非常高，而且功耗低于競爭存儲器解決方案。寬帶存儲器(HBM2，High-Bandwidth Memory)縱向堆疊了DRAM管芯，使用直通硅片過孔(TSV，through-silicon vias)和微焊球?qū)⑵溥B接起來。在異構(gòu)SiP中集成HBM2，這種實(shí)現(xiàn)方式使得Altera能夠?qū)RAM存儲器盡可能靠近FPGA管芯進(jìn)行封裝，從而縮短了走線長度，以最低功耗實(shí)現(xiàn)最大存儲器帶寬。

高性能應(yīng)用推動了業(yè)界對HBM2 DRAM技術(shù)的需求。SK Hynix美國技術(shù)營銷副總裁Kevin Widmer說：“達(dá)到每秒256GB帶寬，每比特功耗降低66%，HBM2開辟了新應(yīng)用領(lǐng)域，這在以前是不可想象的。在單個系統(tǒng)級封裝中集成高性能FPGA和HBM2，為高能效、寬帶計(jì)算功能樹立了重大的里程碑。”

關(guān)鍵字：Altera DRAM FPGA 引用地址：Altera公開業(yè)界第一款集成了HBM2 DRAM和FPGA的異構(gòu)SiP器件

上一篇：東南大學(xué)和Digilent合作建立的“數(shù)字系統(tǒng)設(shè)計(jì)聯(lián)合實(shí)驗(yàn)室”
下一篇：Altera首次利用Intel EMIB技術(shù)成功實(shí)現(xiàn)DRAM和FPGA的異構(gòu)

推薦閱讀最新更新時間：2025-03-22 22:44

Altera發(fā)布Quartus Prime Pro設(shè)計(jì)軟件，加速大容量FPGA設(shè)計(jì)

2016年5月10號，北京 Altera，現(xiàn)在已屬英特爾公司，今天發(fā)布新的產(chǎn)品版Quartus Prime Pro設(shè)計(jì)軟件，進(jìn)一步提高了FPGA設(shè)計(jì)性能和設(shè)計(jì)團(tuán)隊(duì)的效率。Quartus Prime Pro軟件設(shè)計(jì)用于支持英特爾下一代高度集成的大容量FPGA，這將推動云計(jì)算、數(shù)據(jù)中心、物聯(lián)網(wǎng)及其連網(wǎng)等領(lǐng)域的創(chuàng)新。內(nèi)置在最新版軟件中的功能前所未有的縮短了編譯時間，提供通用設(shè)計(jì)輸入方法，簡化了知識產(chǎn)權(quán)(IP)的集成，從而加速了大規(guī)模FPGA設(shè)計(jì)流程。英特爾的FPGA軟件和IP市場營銷總監(jiān)Bernhard Friebe評論說： Quartus Prime Pro設(shè)計(jì)軟件構(gòu)建在數(shù)十年的軟件創(chuàng)新之上，讓我們的工具使用起來更加簡單方便，幫助縮短

[嵌入式]

Linear如何幫助Altera FPGA打造全新的電源管理方案

引言 FPGA 開發(fā)套件容許系統(tǒng)開發(fā)人員不需要設(shè)計(jì)一個完整的系統(tǒng)就能評估 FPGA。圖 1 和圖 2 示出了 Altera 的新型 20nm Arria 10 FPGA 和 Arria 10 SoC (片內(nèi)系統(tǒng)) 開發(fā)板。這些開發(fā)板由 Altera 進(jìn)行了測試和驗(yàn)證，并舉例說明了布局、信號完整性和電源管理方面的最佳設(shè)計(jì)方法。圖 1：Arria 10 GX FPGA 開發(fā)套件板圖 2：Arria 10 SoC 開發(fā)套件板針對內(nèi)核、系統(tǒng)和 I/O 的電源管理謹(jǐn)慎地選擇高端 FPGA (包括 Arria 10) 的電源管理解決方案應(yīng)謹(jǐn)慎地選擇。經(jīng)過審慎考慮的電源管理設(shè)計(jì)可縮減 PCB 尺寸、

[電源管理]

Altera演示Stratix10 FPGA和SoC雙模56-Gbps PAM-4和30-GbpsNRZ收發(fā)器技術(shù)

2016年3月22號，北京 Altera，現(xiàn)在是Intel公司旗下的可編程解決方案事業(yè)部(PSG)，今天發(fā)布能夠讓Stratix 10 FPGA和SoC支持高達(dá)56 Gbps數(shù)據(jù)速率的收發(fā)器技術(shù)。Altera今天演示了FPGA業(yè)界首次實(shí)現(xiàn)的支持雙模56-Gbps四電平脈沖振幅調(diào)制（PAM-4）以及30-Gbps非歸零(NRZ)收發(fā)器技術(shù)。該收發(fā)器技術(shù)大幅度提高了一個收發(fā)器通道的帶寬，使得設(shè)備制造商能夠靈活的開發(fā)未來系統(tǒng)。Stratix 10 FPGA和SoC經(jīng)過優(yōu)化，支持?jǐn)?shù)據(jù)中心基礎(chǔ)設(shè)施和電信設(shè)備所使用的銅背板和光互聯(lián)傳輸極高的數(shù)據(jù)量。 Stratix 10 FPGA收發(fā)器技術(shù)將支持1 Gbps至56 Gbps的數(shù)據(jù)速率。

[嵌入式]

<font color='red'>Altera</font>演示Stratix10 <font color='red'>FPGA</font>和SoC雙模56-Gbps PAM-4和30-GbpsNRZ收發(fā)器技術(shù)

Altera Q1收入創(chuàng)新高，28nm FPGA延續(xù)領(lǐng)航

　　Altera公司日前發(fā)布公告，第一季度銷售額達(dá)到4.023億美元，比2009年第四季度增長10%，比2009年第一季度增長52%。新產(chǎn)品銷售持續(xù)增長29%。今年第一季度凈收入達(dá)到1.532億美元，每股攤薄后收益為0.5美元，而2009年第四季度凈收入為1.03億美元，每股攤薄后收益0.34美元，2009年第一季度凈收入為0.44億美元，每股攤薄后收益0.15美元。　　　　運(yùn)營現(xiàn)金流為1.327億美元。Altera本季度末流動資金和短期投入達(dá)到17億美元。　　　　Altera董事會宣布，每股0.05美元季度股息將于2010年6月1號支付給2010年5月10號股權(quán)登記的股東。　　　　公司董事會主席、首席執(zhí)行官兼總裁Jo

[嵌入式]

以工藝窗口建模探索路徑：使用虛擬制造評估先進(jìn)DRAM電容器圖形化的工藝窗口

作者：泛林集團(tuán) Semiverse Solutions 部門半導(dǎo)體工藝與整合高級工程師王青鵬博士持續(xù)的器件微縮導(dǎo)致特征尺寸變小，工藝步驟差異變大，工藝窗口也變得越來越窄。半導(dǎo)體研發(fā)階段的關(guān)鍵任務(wù)之一就是尋找工藝窗口較大的優(yōu)秀集成方案。如果晶圓測試數(shù)據(jù)不足，評估不同集成方案的工藝窗口會變得困難。為克服這一不足，我們將舉例說明如何借助虛擬制造評估 DRAM 電容器圖形化工藝的工藝窗口。在 DRAM 器件開發(fā)中，必須在硅晶圓上刻蝕用于存儲電荷的電容孔陣列?？捎脕碇圃?40nm 孔陣列的圖形化方案包括極紫外光刻刻蝕、四重光刻刻蝕、雙自對準(zhǔn)雙重圖形化技術(shù) (SADP)（80nm芯軸間距）和雙自對準(zhǔn)四重圖形化技

[半導(dǎo)體設(shè)計(jì)/制造]

以工藝窗口建模探索路徑：使用虛擬制造評估先進(jìn)<font color='red'>DRAM</font>電容器圖形化的工藝窗口

三星宣布LPDDR5X DRAM成功開發(fā)：運(yùn)行速度高達(dá)8.5Gbps

今日，三星宣布成功開發(fā)出其業(yè)界首款基于 14 納米的下一代移動 DRAM——LPDDR5X（低功耗雙倍數(shù)據(jù)速率 5X），并稱其 14 納米 LPDDR5X 在“速度、容量和省電”特性方面大幅提升。　　此前，三星在 2018 年開發(fā)出其首款 8Gb LPDDR5 DRAM。三星公布的數(shù)據(jù)顯示，LPDDR5X 的運(yùn)行速度在三星現(xiàn)有的移動 DRAM 中最快，最高可達(dá) 8.5Gbps，比上一代產(chǎn)品 LPDDR5 的運(yùn)行速度 6.4Gbps 約快 1.3 倍。　　IT之家了解到，三星本次產(chǎn)品采用 14 納米工藝。與 LPDDR5 相比，LPDDR5X 的耗電率可減少約 20%。　　此外，三星開發(fā)出 16Gb（千兆）的單芯片容量

[手機(jī)便攜]

標(biāo)準(zhǔn)型DRAM價格明年Q1或下降15-20% Q2起回升

業(yè)內(nèi)人士透露，在第二、第三季度出貨量達(dá)到峰值后，內(nèi)存行業(yè)在第四季度進(jìn)入了一個可能持續(xù)1-2個季度的修正期，特別是標(biāo)準(zhǔn)型DRAM價格將面臨比其他細(xì)分市場更大的下行壓力，或于明年第一季度下跌15-20%。據(jù)《電子時報》報道，上述人士補(bǔ)充稱，預(yù)計(jì)2022年標(biāo)準(zhǔn)型DRAM的價格下跌不會完全抵消2021年的上漲，因?yàn)閮H2021年第二季度PC和服務(wù)器應(yīng)用的DRAM合同價就上漲了20%以上。供應(yīng)商庫存仍保持在健康水準(zhǔn)，預(yù)計(jì)未來幾個月不會大幅降價以刺激銷售。市場需求預(yù)計(jì)將于2022年第二季度開始回升，屆時價格可能再次上揚(yáng)。據(jù)悉，目前，由于某些芯片和組件短缺導(dǎo)致PC出貨放緩，使得DRAM庫存高于安全水平，PC原始設(shè)備制造商的DRAM采購勢頭減弱

[手機(jī)便攜]

南亞科看旺DRAM前景，估漲勢可望持續(xù)到Q2

據(jù)digitimes報道，DRAM廠南亞科總經(jīng)理李培瑛表示，今年上半年DRAM供不應(yīng)求的態(tài)勢明顯，第一季度DRAM價格將呈現(xiàn)季增與逐月漲價的情況，第二季度也可望延續(xù)漲勢。關(guān)于此次漲價的原因，李培瑛指出，疫情致使遠(yuǎn)程工作、教學(xué)等趨勢持續(xù)，刺激電視、電腦等終端需求。從產(chǎn)能供給端來看，隨著韓系廠商規(guī)劃將部分DRAM產(chǎn)能轉(zhuǎn)到CIS，以及2020年業(yè)界資本支出多半傾向保守，李培瑛表示，供應(yīng)商庫存的水位持續(xù)下滑，2021年上半供給不足的情況很明顯，但下半年還需要持續(xù)觀察。李培瑛并強(qiáng)調(diào)，全球主要DRAM供應(yīng)商均仰賴DRAM產(chǎn)品帶來穩(wěn)定獲利，因此DRAM產(chǎn)業(yè)穩(wěn)定比爆發(fā)力更重要。除了南亞科外，美光也看好DARM的前景，該廠商此前表示，D

[手機(jī)便攜]